Guía de instalación y proceso de VHDL: 3 datos importantes

Temas de discusión

1. Proceso VHDL con Xilinx

2. Pasos para instalar Xilinx

3. Ejemplos paso a paso para la implementación de circuitos secuenciales y combinacionales (proceso VHDL)

Tutorial con una guía paso a paso para el proceso VHDL

Proceso VHDL con XILINX

Para implementar diseños VHDL, usaremos Xilinx. Xilinx es uno de los mejores proveedores de programación de dispositivos lógicos. Es una empresa de tecnología con sede en estados.

Requisito previo para usar VHDL:

¿QUÉ ES VHDL? ¡Chequea aquí!
  • Debe tener algunos conocimientos de electrónica digital.
  • Es bueno si tiene una conexión a Internet ininterrumpida para descargar los archivos.
  • Xilinx necesita al menos 18 GB de espacio en su PC. Así que asegúrese de que su disco tenga suficiente espacio para ejecutar la aplicación.
  • Asegúrese de haber creado una cuenta gratuita con una identificación de correo electrónico válida en Xilinx antes de descargar. Eso te ayudará en propósitos futuros.
  • Estamos usando Windows.

Guía de instalación para el proceso VHDL

  • Paso 1: Descargue el archivo zip según su sistema operativo y sus versiones.

El enlace para descargar Xilinx se proporciona a continuación.

https://www.xilinx.com/member/forms/download/xef.html?filename=Xilinx_ISE_DS_Win_14.7_1015_1.tar

Es un archivo comprimido gratuito de 6.18 GB. Usaremos esta versión para demostrar el tutorial.

Puede encontrar otras opciones descargables desde aquí:

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive-ise.html

  • Paso 2: Descomprima el archivo y guárdelo en una carpeta preferida. El nombre de la carpeta debe ser: Xilinx_ISE_DS_Win_14.7_1015_1. Abra esta carpeta.
  • Paso 3:  Haga doble clic en el archivo xsetup (como se muestra en la imagen) e inicie la instalación. Permita todos los permisos. La instalación puede tardar hasta dos horas, según el espacio de memoria disponible y las configuraciones de la PC. No hay nada de qué preocuparse, siéntese tranquilo e instale.
IMAGEN1 1
Elija el paquete web ISE

Elija el paquete web ISE de la lista cuando aparezca esta ventana emergente antes de la instalación final. Además, mantenga el espacio de almacenamiento predeterminado como sugiere y si esa ubicación tiene suficiente espacio.

IMG1 1 1024x576 1
Elija el archivo xsetup.

 Después de la instalación del archivo, aparecerán dos accesos directos en el escritorio, y habrá una ventana emergente con respecto a la licencia. No haga clic en los iconos de acceso directo ya que la instalación no está completa y también cierre la pestaña de licencia por el momento.

  • Paso 4: Ahora, el software está instalado dentro de su computadora. Busque la carpeta instalada, que tiene un tamaño aproximado de 18 GB. De forma predeterminada, se almacena en la unidad C si no ha realizado ningún cambio. Abra la carpeta.

Abrir plegado Xilinxr -> 14.7 -> ISE_DS -> lib -> nt64

Ruta – [C:\\Xilinx\\14.7\\ISE_DS\\ISE\\lib\ t64]

  • Paso 5: Ahora habrá un archivo llamado - "LibPortability.dll"

Cambiar el nombre de ese archivo como - "LibPortability.dll.orig"

  • Paso 6: Luego busque el archivo llamado - "libPortabilityNOSH.dll". Estará justo debajo del archivo con el que trabajamos en el paso 4. Copie el archivo y péguelo. Ahora cambie el nombre del archivo pegado a "libPortability.dll". Mantenga el archivo copiado en el tablero.

El resultado final se verá como la figura que se muestra a continuación.

IMG3 1024x576 1
El resultado final será el mismo que los marcados.
  • Paso 7: Después de eso, tenemos que ir a otras carpetas de archivos.

Abra la carpeta Xilinx -> 14.7 -> ISE_DS -> común -> lib -> nt64

Ruta – [C:\\Xilinx\\14.7\\ISE_DS\\common\\lib\ t64]

Habrá un archivo llamado como - “LibPortability.dll”.

Cambiar el nombre de ese archivo como - "LibPortability.dll.orig"

  • Paso 8: Ahora, pegue el archivo que hemos copiado en el paso 6 y cambie el nombre del archivo pegado a "libPortability.dll".

El resultado final se verá como la figura que se muestra a continuación.

IMG4 1024x576 1
Resultado final para el paso 8 del proceso VHDL
  • Paso 9: Licencia: Ahora haga doble clic en el acceso directo ISE Design Suite 14.7. Aparecerá una ventana emergente solicitando una licencia. Simplemente haga clic en Aceptar y se abrirá otra ventana. Habrá opciones para la licencia. Desde “Adquirir licencia”, haga clic en “Obtener mis licencias compradas” y luego en SIGUIENTE.
IMG5 1 1024x529 1
Haga clic en Obtener mi licencia en el proceso VHDL del paso 9

Luego, habrá otra ventana emergente de "Xilinx License Manager". Haga clic en la opción conectar ahora. Se abrirá una pestaña en el navegador web predeterminado de su PC.

Inicie sesión con sus credenciales y habrá opciones como la siguiente imagen. Tienes que elegir los 4th o 5th opción de la lista. Simplemente haga clic en la licencia que desee.

Habrá un correo en su identificación de correo electrónico, que contiene el archivo de licencia para Xilinx. Descargue el archivo de licencia y guárdelo en la carpeta de descargas.

IMG6 1 1024x389 1
Seleccione la cuarta o quinta opción de la lista
  • Paso 10: Vuelve al ISE. Allí puede ver una ventana que permanece abierta. Elija la opción cargar licencia y ubique su licencia en la carpeta de descarga para cargarla.
IMG7 1 1024x535 1
Cargue la licencia que ha descargado.

Después de cargar la licencia, aparecerá un mensaje que se mostrará correctamente. Haga clic en Aceptar y luego haga clic en cerrar en la ventana anterior. Ahora Xilinx está listo para usarse.

IMG8 1024x537 1
Ahora estamos listos para hacer el primer proyecto usando VHDL Process

Creando su primer proyecto en XILINX (Proceso VHDL)

Implementaremos un modelado de flujo de datos de puerta AND simple usando Xilinx. Y la puerta se representa como - Y = AB. La tabla de verdad se muestra a continuación.

ABY = AB
000
010
100
111
Tabla de verdad para AND Gate
  • Paso 1: Abra el navegador de proyectos haciendo doble clic en el icono del escritorio.
  • Paso 2: Vaya a Archivo y luego a Nuevo proyecto. Archivo -> Nuevo proyecto
IMG9 1
Elija el nuevo proyecto de archivo, proceso VHDL, paso 2
  • Paso 3:  Dé un nombre a su proyecto y seleccione la ubicación para almacenar el proyecto. Nunca usa nombres básicos de puertas. Luego haga clic en el siguiente. Copia el nombre y te ayudará más tarde.
IMG10 1024x576 1
Dé un nombre a su proyecto, Proceso VHDL, Paso -3
  • Paso 4: Ahora configure los valores como se menciona a continuación. Realice la configuración con cuidado. Cualquier error conducirá al fracaso.
imagen 10 a 1024x596 1
Edite y complete los detalles, Proceso VHDL, Paso -4

Haga clic en SIGUIENTE y luego haga clic en 'Finalizar' para la siguiente ventana emergente.

IMG11 1024x576 1
Proceso VHDL, paso -4
  • Paso 5: Ahora, en la sección del editor, puede ver su modelo en la esquina superior izquierda, dentro de la pestaña de diseño y debajo de la barra de Jerarquía. Coloque el cursor en la carpeta nombrada por usted y haga clic con el botón derecho. Luego elija la nueva fuente en el menú.
IMG12 1024x576 1
Proceso VHDL, paso 5
  • Paso 6: En la nueva ventana, elija el Módulo VHDL y pegue el mismo nombre que ha copiado en el paso 3, o puede obtener el nombre de la pestaña de ubicación. Haga clic en siguiente.
IMG13 1
Proceso VHDL, paso 6
  • Paso 7: En la ventana emergente de definir módulo,
  • Cambie la arquitectura de 'Behavioral' a 'Dataflow'.
  • En el nombre del puerto, escriba A, B e Y en las filas consecutivas. Ahora, para la fila marcada con Y, elija la dirección como 'fuera', ya que será la salida. Puede cambiar la dirección desde la flecha hacia abajo asociada.
  • Habrá otra ventana emergente. Compruebe si el porta está bien o no. Luego haga clic en finalizar.
IMG14 1
Definición de puertos, proceso VHDL, paso 7
  • Paso 8: CREACIÓN ESQUEMÁTICA RTL

Ahora un editor de código será abierto.

A. En el siglo 40th línea, puede 'comenzar'. Desde ese lugar, debes escribir el código del flujo de datos. El Código de nuestro programa será:

Y <= A y B;

B. Guarde el código usando Ctrl + S.

C. Ahora, en el lado izquierdo de la ventana, debajo de la barra de diseño, puede ver una pestaña llamada 'proceso <nombre de modelo>'.

D. Expanda la 'Síntesis - XST' desde allí.

E. Haga doble clic en 'Comprobar sintaxis'. Mostrará una marca verde, que denota éxito.

F. Luego, haga doble clic en 'Síntesis - XST'. Aquí también habrá aparecido una marca verde.

IMG15 1024x655 1
Comprobación de síntesis, proceso VHDL, paso 8

G. Ahora haga clic en 'Ver esquema RTL' para ver la implementación RTL. Aparecerá una ventana emergente. Elija la segunda opción y haga clic en la siguiente.

IMG16 1024x576 1
Selección de la segunda opción

H. Se abrirá un segmento de diagrama.

IMG17 1024x576 1
Esquema RTL - 1

I. Haga doble clic en el cuadro para mostrar la estructura interior.

IMG18 1 1024x576 1
Esquema final de RTL
  • Paso 9: CREACIÓN DE BANCO DE PRUEBAS
  1. Cambie la pestaña de Implementación a Simulación.
IMG19 1
La opción predeterminada es Implementación: haga clic en simulación
  1. Nuevamente, haga clic derecho en la primera carpeta y elija la nueva fuente.
IMG20 1
Elija la nueva fuente
  1. Elija el 'Banco de pruebas VHDL' y asigne un nuevo nombre de archivo. Haga clic en el siguiente.
IMG21 1024x574 1
Elija el banco de pruebas VHDL y asigne un nombre al archivo del banco de pruebas
  1. Después de eso, aparecerá una ventana llamada Fuente asociada para vincular su modelo de flujo de datos con el banco de pruebas. Haga clic en el modelo y haga clic en SIGUIENTE. Haga clic en 'Finalizar' para la siguiente ventana.
IMG22 1
Vincular el modelo de flujo de datos existente
  1. Se abrirá un nuevo editor de código.

Ahora, para una puerta AND, no necesitamos pulsos de reloj. Para borrar o comentar todas las señales del reloj.

Las señales del reloj están en la línea no. - 60, 72 a 78 y línea no. 87.

El código del banco de pruebas está escrito en la sección "Proceso de estímulo".

Puedes empezar desde los 90th la línea.

 El código para el banco de pruebas de la puerta AND es:

A <= '0';

               B <= '0';

               espere 100 ns;

               A <= '0';

               B <= '1';

               espere 100 ns;

               A <= '1';

               B <= '0';

               espere 100 ns;

               A <= '1';

               B <= '1';

               espere 100 ns;

6. Ahora, desde la opción del lado izquierdo, expanda el Simulador Isim y luego haga doble clic en 'Sintaxis de verificación de comportamiento'. Aparecerá una marca verde.

IMG23 1
Haga clic en la sintaxis de verificación de comportamiento para ver el resultado final

7. Ahora haga doble clic en 'Simular modelo de comportamiento'.

Se abrirá una ventana. permitir que el software acceda.

En la barra de herramientas en la parte superior, descubra la opción de hacer zoom. Haga clic en la tercera opción para ver la vista completa.

Proceso VHDL
Forma de onda final, último paso del proceso VHDL

¡Haga clic aquí para conocer el PROCESO DE CODIFICACIÓN VHDL!