Temas de discusion
A. Xilinx
B. Requisitos previos para Verilog HDL con Xilinx
C. Proceso de instalación de Xilinx
D. Creando su primer proyecto Verilog con XILINX
XILINX
Xilinx es una empresa de tecnología con sede en EE. UU. Que proporciona dispositivos lógicos programables. Usaremos el software de Xilinx “ISE 14.7 Simulator para implementar los diseños de Verilog. Xilinx también se utiliza para implementaciones de VHDL. Aunque parte de la estructura de codificación de Verilog es la misma que la de VHDL, existen diferencias fundamentales entre ellas.
¡Primero que nada, aprenda Verilog! ¡Haz clic aquí!
Requisitos previos para Verilog con Xilinx
Antes de comenzar con Verilog con Xilinx, existen algunos requisitos previos para un usuario. Se enumeran a continuación.
- Debe tener algún conocimiento de Electrónica digital. Al menos un poco de conocimiento básico puertas lógicas y circuitos secuenciales son requeridos.
- Una conexión a Internet ininterrumpida es imprescindible.
- Se requiere una buena cantidad de memoria libre para ejecutar el software sin problemas. Se necesitan al menos 20 GB de espacio en su máquina.
- Cree una cuenta en el sitio web de Xilinx con una identificación de correo electrónico accesible. La licencia se enviará por correo con esa identificación de correo electrónico.
- Estamos demostrando este tutorial solo para Windows.
¿Qué es VHDL? ¿Cuál es la diferencia entre Verilog y VHDL?
Proceso de instalación de Xilinx
- Paso 1: Descargue el software de Internet. El enlace para descargar Xilinx se proporciona a continuación:
(Es un archivo ZIP de 6GB, asegure la conexión a Internet y el espacio) El enlace para Windows -
https://www.xilinx.com/member/forms/download/xef.html?filename=Xilinx_ISE_DS_Win_14.7_1015_1.tar
Hay otras opciones descargables disponibles. Puede elegir de acuerdo con sus requisitos y elección desde el enlace que se proporciona a continuación.
- Paso 2: Descomprime el archivo. Para descomprimir el archivo, haga clic derecho en el archivo y habrá una opción para extraer todo. Después de la extracción, el nombre del archivo debe ser: 'Xilinx_ISE_DS_Win_14.7_1015.1 ”.
Punto a tener en cuenta: tanto la descarga como la extracción necesitarán mucho tiempo según la velocidad de Internet y la disponibilidad de almacenamiento. La instalación también requerirá mucho tiempo. Entonces, que no cunda el pánico, sea paciente.
- Paso 3: Abra el archivo extraído. Hay un archivo llamado - 'xsetup'. Haga doble clic en ese archivo. Comenzará la instalación.
- Habrá otra ventana emergente, elija la opción 'ISE WebPACK' para continuar.
Comenzará el proceso de instalación final.
- Paso 4: Una vez que el software se instala en su PC, se deben realizar algunas tareas. Realice estas tareas con cuidado. Además, actualice la licencia de Xilinx. Estos pasos se dan en el artículo anterior; Compruébelo antes de comenzar con nuestro primer proyecto Verilog. El enlace se proporciona a continuación.
https://techiescience.com/vhdl-process-xilinx-guide/
Creando su primer proyecto Verilog con XILINX
Primero implementaremos un modelo de puerta AND simple usando XILINX. La representación lógica de la puerta AND es Y = AB; A y B son las dos entradas, mientras que Y es la salida. La tabla de verdad se muestra a continuación.
A | B | Y = AB |
0 | 0 | 0 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 1 |
- Paso 1: Abra el navegador de proyectos haciendo doble clic en el icono del escritorio.
- Paso 2: Vaya a 'Archivo' y luego a 'Nuevo proyecto'. Archivo -> Nuevo proyecto
- Paso 3: Escriba un nombre para su proyecto y seleccione la ubicación de almacenamiento. Se recomienda no utilizar nombres básicos de puertas lógicas, ya que son palabras clave invertidas. Además, no olvide copiar el nombre de su proyecto; ayudará a tu carta. Haga clic en el botón 'Siguiente' para continuar.
- Paso 4: Ahora tienes que configurar algunas cosas. Tenga cuidado al configurar todas estas cosas. Cualquier error conducirá al fracaso en el resultado a largo plazo.
- Nombre de la propiedad: Valor
- Junta de desarrollo de evaluación: No especificado
- Categoria de nuestros producto: Todos
- Familia: Spartan3
- Dispositivo: XC3S50
- Ruta PQ208
- Velocidad: -4
- Tipo de fuente superior: HDL
- Herramienta de síntesis: XST (VHDL / Verilog)
- Simulador: lSim (VHDL / Verilog)
- Idioma preferido: Verilog
- Especificación de propiedad en archivo de proyecto: Almacenar todos los valores
- Orden de compilación manual: Deje la casilla de verificación, no haga clic en ella.
- Estándar de análisis de fuente VHDL: VHDL-93
- Habilitar el filtrado de mensajes: Deje la casilla de verificación, no haga clic en ella.
Haga clic en 'Siguiente' para continuar.
- Paso 5: Ahora, haga clic en 'Finalizar; para la próxima ventana emergente.
- Paso 6: Se abrirá una nueva ventana en el simulador ISE. Dentro de la pestaña de diseño en la esquina izquierda, y debajo de la barra de Jerarquía, habrá aparecido el modelo. Mueva su cursor en la carpeta justo debajo del modelo nombrado.
Luego haga clic derecho en la carpeta (en nuestro caso, el nombre de la carpeta es - 'xc3s50-4pq208'). Luego, seleccione la nueva fuente.
- Paso 7: En la nueva ventana, elija el 'Módulo Verilog' y pegue el mismo nombre que ha copiado en el paso 3. También puede obtener ese nombre en la pestaña de ubicación. Haga clic en 'Siguiente' para continuar.
- Paso 8: Aparecerá el módulo de definición. Pero ahora no definiremos los puertos. Simplemente haga clic en 'Siguiente'.
- Paso 9: Haga clic en "Finalizar" para la siguiente ventana emergente.
- Paso 10: Se abrirá un editor de código.
- Ahora cambie el nombre del proyecto escrito en el editor a "Y". Para nuestro caso, lo cambiamos de 'LAMBDAGEEKS_VERILOG_AND_GATE' a 'AND'.
- Ahora escriba las declaraciones del puerto de la siguiente manera.
módulo E (
Las opciones de entrada yo1, yo2,
salida O
);
endmódulo
- Ahora asigne la puerta AND entre la entrada y la salida.
asignar O = I1 & I2;
- Guarde el código.
- Paso 11: Ahora, en el lado izquierdo de la ventana, debajo de la barra de diseño, puede ver una pestaña llamada "Procesar Y".
- Ampliar la opción 'Síntesis - XST' desde allí.
- Haga doble clic en el 'Comprobar sintaxis'. Mostrará una marca verde, que denota éxito.
- Paso 12: Ahora vuelve de nuevo a la sección superior izquierda. Haga clic derecho en el "xc3s50-4pq208" archivo. Elija una nueva fuente desde allí.
- Paso 13: Elija Verilog Module de la lista dada. Luego ponga un nombre de archivo. Nosotros ponemos "LAMBDAGEEKS_TOP_MODULE ” como el nombre. Haga clic en 'Siguiente' para continuar.
- Una ventana emergente llamada 'Definir módulo' vendrá. No defina nada aquí. Clickea en el 'Próximo'.
- Haga clic en 'Terminar' para la siguiente ventana emergente.
- Paso 14: Se abrirá un editor de código. Puede borrar toda la sección de comentarios del editor de código.
- Ahora, consulte la sección de jerarquía en la parte superior izquierda. Haga clic con el botón derecho en el nombre del módulo proporcionado por usted. Para nuestro caso, es - 'LAMBDAGEEKS_TOP_MODULE'.
- Algunas opciones aparecerán con el clic derecho. Elija la opción - 'Establecer como módulo superior'.
- Una ventana aparecerá. Haga clic en 'SI' para continuar.
- Paso 15: Ahora, tenemos que escribir código usando el editor de código. Describe la entrada y salida con la implementación de la puerta. El siguiente código está escrito para la puerta AND:
módulo LAMBDAGEEKS_TOP_MODULE (
Las opciones de entrada yo1, yo2,
salida O
);
E y1 (I1, I2, O);
endmódulo
- Paso 16: Ahora ve a la parte inferior izquierda en 'Proceso: LAMBDAGEEKS_TOP_MODULE' sección.
- Ahora expanda el 'Síntesis -XST' parte.
- Haga doble clic en el 'Comprobar sintaxis'. Mostrará una marca verde que indica el éxito después de unos segundos.
- Luego, haga doble clic en el 'Síntesis - XST' opción. Tardará unos segundos en mostrar una marca verde.
- Paso 17: Ver para RTL Schematic.
- Haga doble clic en el 'Ver esquema RTL' .
- Una ventana llamada - 'Set RTL / Tech Viewer se comporta cuando se invoca inicialmente' aparecerá. Simplemente haga clic en el 'OKAY'.
- Ahora se abrirá una ventana con un diagrama.
- Haga doble clic dentro del cuadro.
- Ahora, haga doble clic dentro del cuadro Y.
- Paso 18: Vista del esquema de tecnología
- Haga doble clic en la opción 'Ver esquema de tecnología'.
- Aparecerá una ventana emergente para hacer clic en la opción 'Aceptar'.
- Se abrió una nueva ventana esquemática.
- Haga doble clic dentro del cuadro del diagrama.
- Allí habrá un cuadro llamado - 'lut2'. Haga doble clic en eso.
Se mostrará varios diagramas.
El diagrama esquemático:
- Haga clic en la ecuación para ver la relación.
- Haga clic en la tabla de la verdad para encontrar la tabla de la verdad.
- Haga clic en el mapa de Karnaugh para encontrar el mapa.
¡Consulte nuestros otros artículos de VLSI!
- 1. Conceptos básicos de VLSI
- 2. Diseño lógico VLSI (avanzado)
- 3. ¡Preguntas de entrevistas frecuentes sobre VLSI!
Hola, soy Sudipta Roy. He realizado B. Tech en Electrónica. Soy un entusiasta de la electrónica y actualmente me dedico al campo de la Electrónica y las Comunicaciones. Tengo un gran interés en explorar tecnologías modernas como la IA y el aprendizaje automático. Mis escritos están dedicados a proporcionar datos precisos y actualizados a todos los estudiantes. Ayudar a alguien a adquirir conocimientos me produce un inmenso placer.
Conectémonos a través de LinkedIn –